Dodge Workshop Service and Repair Manuals

In the case where there are successive zero or one data bits, both the state of the bus and the width of the pulse are changed alternately. This
encoding scheme is used for two reasons. First, this ensures that only one symbol per transition and one transition per symbol exists. On each
transition, every transmitting module must decode the symbol on the bus and begin timing of the next symbol. Since timing of the next symbol
begins with the last transition detected on the bus, all of the modules are re-synchronized with each symbol. This ensures that there are no
accumulated timing errors during PCI data bus communication.

The second reason for this encoding scheme is to guarantee that the zero bit is the dominant bit on the bus. When two modules are transmitting
simultaneously on the bus, there must be some form of arbitration to determine which module will gain control. A data collision occurs when two
modules are transmitting different messages at the same time. When a module is transmitting on the bus, it is reading the bus at the same time to
ensure message integrity. When a collision is detected, the module that transmitted the one bit stops sending messages over the bus until the bus
becomes idle.

Each module is capable of transmitting and receiving data simultaneously. The typical PCI bus message has the following four components:

-

Message Header - One to three bytes in length. The header contains information identifying the message type and length, message priority, target
module(s) and sending module.

-

Data Byte(s) - This is the actual message that is being sent.

-

Cyclic Redundancy Check (CRC) Byte - This byte is used to detect errors during a message transmission.

-

In-Frame Response (IFR) byte(s) - If a response is required from the target module(s), it can be sent during this frame. This function is described
in greater detail in the following paragraph.

The IFR consists of one or more bytes, which are transmitted during a message. If the sending module requires information to be received
immediately, the target module(s) can send data over the bus during the original message. This allows the sending module to receive time-critical
information without having to wait for the target module to access the bus. After the IFR is received, the sending module broadcasts an End Of
Frame (EOF) message and releases control of the bus.

The PCI data bus can be monitored using the DRB III scan tool. It is possible, however, for the bus to pass all DRB III tests and still be faulty if
the voltage parameters are all within the specified range and false messages are being sent.

PCI Bus Failure Modes

The PCI Bus failure modes are broken down into two categories. Complete PCI Bus Communication Failure and individual module no response.
Causes of complete PCI Bus Communication Failure include a short to ground or battery on the PCI circuit. Individual module no response can be
caused by an open circuit at either the Diagnostic Junction Port or the module, or an open battery or ground circuit to the affected module.

Symptoms of a complete PCI Bus Communication
Failure would include but are not limited to:
-

All gauges on the EMIC stay at zero

-

All telltales on EMIC illuminate

-

EMIC backlighting at full intensity

-

Dashed lines in the Compass Mini-Trip Computer display

-

No response received from any module on the PCI bus (except the PCM)

-

No start (if equipped with Sentry Key immobilizer)

Symptoms of Individual module failure could include any one or more of the above. The difference would be that at least one or more modules
would respond to the DRB III.

Diagnosis starts with symptom identification. If a complete PCI Bus Communication Failure is suspected, begin by identifying which modules the
vehicle is equipped with and then attempt to get a response from the modules with the DRB III. If any modules are responding, the failure is not
related to the total bus, but can be caused by one or more modules PCI circuit or power supply and ground circuits. The DRB III  may display
"BUS +A SIGNAL OPEN" or "NO RESPONSE" to indicate a communication problem. These same messages will be displayed if the vehicle is
not equipped with that particular module. The CCD error message is a default message used by the DRB III  and in no way indicates whether or
not the PCI bus is operational. The message is only an indication that a module is either not responding or the vehicle is not equipped.